工作職責(zé):
1、負(fù)責(zé)智能產(chǎn)品硬件電路的FPGA部分方案設(shè)計(jì)與開發(fā),根據(jù)系統(tǒng)需求制定FPGA內(nèi)部架構(gòu)與模塊劃分,完成功能模塊的RTL設(shè)計(jì)與實(shí)現(xiàn)。
2、使用Verilog或VHDL等語言進(jìn)行邏輯設(shè)計(jì),完成數(shù)據(jù)采集、處理、通信協(xié)議實(shí)現(xiàn)、控制邏輯等功能模塊的開發(fā)。
3、負(fù)責(zé)FPGA功能仿真與驗(yàn)證,包括模塊級(jí)仿真、時(shí)序仿真和系統(tǒng)級(jí)聯(lián)調(diào),確保邏輯功能正確、時(shí)序滿足目標(biāo)頻率要求。
4、與硬件工程師協(xié)同工作,定義FPGA與外設(shè)/處理器的接口(如 AXI、SPI、I2C、MIPI、CameraLink、LVDS 等),并完成接口邏輯設(shè)計(jì)與調(diào)試。
5、進(jìn)行IP核選型與二次開發(fā),包括高速通信接口(如 Ethernet、PCIE、USB3.0)、圖像處理算法模塊、視頻傳輸接口等。
6、參與基于FPGA的視頻圖像處理系統(tǒng)設(shè)計(jì),實(shí)現(xiàn)圖像采集、緩沖、格式轉(zhuǎn)換、ISP預(yù)處理等相關(guān)功能。
7、負(fù)責(zé)FPGA與嵌入式處理系統(tǒng)(如 ARM、MicroBlaze、ZYNQ
等)的協(xié)同設(shè)計(jì)與調(diào)試,包括 PS/PL 間通信、AXI 總線接口、DMA 數(shù)據(jù)傳輸?shù)取?8、進(jìn)行邏輯資源利用率、功耗和性能優(yōu)化,提升系統(tǒng)運(yùn)行效率與穩(wěn)定性。
9、編寫項(xiàng)目相關(guān)的技術(shù)文檔,包括設(shè)計(jì)說明、接口文檔、時(shí)序約束、測(cè)試報(bào)告等,保證設(shè)計(jì)可維護(hù)、可復(fù)用。
10、配合測(cè)試、生產(chǎn)和技術(shù)支持團(tuán)隊(duì),進(jìn)行樣機(jī)聯(lián)調(diào)、問題分析與技術(shù)支持,推動(dòng)產(chǎn)品從研發(fā)到量產(chǎn)落地。
11、上級(jí)領(lǐng)導(dǎo)安排的其他工作。
任職資格:
教育背景:
? 大學(xué)本科以上學(xué)歷,電子、儀表、工業(yè)自動(dòng)化等相關(guān)專業(yè)
工作經(jīng)驗(yàn):
? 3年以上工業(yè)自動(dòng)化、通信、汽車電子、消費(fèi)類電子等行業(yè)硬件研發(fā)經(jīng)驗(yàn),如果有精密測(cè)量?jī)x器類產(chǎn)品,高精度傳感器產(chǎn)品研發(fā)經(jīng)驗(yàn)者優(yōu)先。
專業(yè)技能:
? 扎實(shí)的FPGA編程語言verilog、VHDL基礎(chǔ),能夠獨(dú)立完成模塊的設(shè)計(jì)、建模、仿真與調(diào)試。
? 熟悉主流FPGA及SoC芯片架構(gòu)與應(yīng)用特性,包括但不限于,Xilinx/AMD:Spartan、Artix、Kintex、Virtex、Zynq-7000、Zynq
Ultrascale+;Intel/Altera:Cyclone、MAX、Arria、Stratix;Lattice:iCE40、ECP5、CrossLink等
? 理解FPGA/SoC內(nèi)部結(jié)構(gòu)與資源分布,掌握邏輯單元(LUT)、觸發(fā)器、DSP、BRAM、PLL、I/O Bank 等資源的配置與調(diào)度。
? 熟練掌握各類FPGA開發(fā)工具,包括但不限于:Xilinx
Vivado / ISE / Vitis;Intel Quartus Prime;Lattice Diamond / Radiant
? 熟悉FPGA開發(fā)的標(biāo)準(zhǔn)流程,RTL設(shè)計(jì)、模塊仿真與驗(yàn)證,時(shí)序約束編寫與分析(XDC、SDC),綜合、布局布線、Bit文件生成
? 具備圖像處理/視頻處理系統(tǒng)開發(fā)經(jīng)驗(yàn)者優(yōu)先。