崗位職責(zé):
1、 定義和設(shè)計(jì)模塊結(jié)構(gòu)并編寫(xiě)design spec及test plan;
2、使用verilog編寫(xiě)rtl級(jí)代碼,并完成仿真驗(yàn)證;
3、搭建FPGA測(cè)試平臺(tái)進(jìn)行芯片級(jí)測(cè)試驗(yàn)證。
任職要求:
1、 3年以上數(shù)字電路設(shè)計(jì)工作經(jīng)驗(yàn);
2、熟悉Linux操作系統(tǒng)和Cadence軟件;
3、熟練掌握Verilog數(shù)字電路硬件編程語(yǔ)言。
職位福利:五險(xiǎn)一金、餐補(bǔ)、定期體檢、14薪、年底雙薪、周末雙休