崗位職責(zé):
根據(jù)被測(cè)軟件設(shè)計(jì)文檔需求,按照GJB9433-2018要求,進(jìn)行測(cè)試需求分析和策劃、測(cè)試設(shè)計(jì)和實(shí)現(xiàn),熟練使用靜態(tài)測(cè)試工具及動(dòng)態(tài)仿真測(cè)試工具進(jìn)行測(cè)試執(zhí)行,完成FPGA軟件測(cè)試并總結(jié)測(cè)試過程中發(fā)現(xiàn)的問題,對(duì)被測(cè)軟件進(jìn)行評(píng)價(jià)。
崗位要求:
1.熟練使用VHDL、Verilog HDL語言及其編程準(zhǔn)則和規(guī)范;
2.熟練使用ISE、Vivado、Quartus ||、Libero等FPGA軟件開發(fā)工具;
3.熟練使用Modelsim、Questasim等FPGA軟件仿真測(cè)試工具;
4.熟悉數(shù)字電路、模擬電路、數(shù)字通信原理等相關(guān)專業(yè)知識(shí);
5.具有一定的FPGA軟件開發(fā)經(jīng)驗(yàn)或測(cè)試經(jīng)驗(yàn)。
職位福利:年底雙薪、帶薪年假、包住、五險(xiǎn)一金