国产福利酱国产一区二区|亚洲精品一区二区三区成人|9l肥熟女福利视频导航|91嫩草国产线永久在线观看|免费99在线视频播放|明明成人免费高清在线观看

崗位職責 一、基礎模塊設計與開發(fā) 1. 根據(jù)項目需求，完成數(shù)字電路模塊的 RTL 代碼編寫（Verilog/SV），實現(xiàn)功能邏輯的硬件化映射，如 UART、SPI、GPIO 等基礎 IP 開發(fā)。 2. 參與模塊級仿真驗證，使用 VCS/Questa 搭建測試環(huán)境，編寫測試用例，提升功能覆蓋率至 95% 以上。 3. 協(xié)助完成邏輯綜合（DC/Genus）及時序分析（PrimeTime），優(yōu)化面積與功耗指標。 二、全流程輔助與協(xié)同 1. 支持 FPGA 原型驗證，完成代碼移植與調(diào)試，配合測試團隊定位功能異常。 參與 DFT（可測性設計），協(xié)助插入掃描鏈、MBIST 結(jié)構(gòu)，提升芯片可測試性。 編寫設計文檔（如 RTL 設計說明、仿真報告），維護版本控制（Git/SVN）。 三、技術(shù)學習與工具應用 1. 學習先進 EDA 工具鏈（如 Synopsys/Cadence），掌握腳本語言（Python/Tcl）實現(xiàn)流程自動化。 2. 參與跨團隊技術(shù)交流，理解模擬電路基礎（如時鐘樹、電源網(wǎng)絡）對數(shù)字設計的影響。 3. 跟蹤行業(yè)技術(shù)動態(tài)，參與內(nèi)部培訓（如數(shù)字 IC 設計方法論、低功耗設計）。